Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II


Категория на документа: Други


Direction
Location
Название на плате
LEDG[7]
Output
PIN_Y18
LEDG7
LEDR[1]
Output
PIN_AF23
LEDR1
LEDR[0]
Output
PIN_AE23
LEDR0
SW[1]
Input
PIN_N26
SW1
SW[0]
Input
PIN_N25
SW0
Резултата е показан на фиг. 15.

Фиг. 15. Прозорец с назначените контакти.

Затворете прозореца за задаване на контактите.
Сега е необходимо да се направят важни настройки. Изберете опцията от менюто Assignments/Device....
Появява се следния прозорец (фиг. 16):

Фиг. 16. Прозорец за настройка на FPGA.

Тук може да се зададат много параметри за компилацията на проекта, свързани с конкретния с чип. Натиснете бутона Device and Pin Options....

Появява се още един прозорец (фиг. 17), в който от спискъка в ляво изберете опцията Unused Pins.

Фиг. 17. Прозорец за настройване на изводите на FPGA.

Сега е необходимо да се укаже на компилатора, какво е необходимо да се направи с неизползваните крачета на микросхемата. В съставената схема само 2 входа са подключени към превключвателите и 3изходи са подключени към светодиоди. По този начин проекта ще използва 5 от контактите на чипа на FPGA oт всичките 475, които може да се използват по избор. Компилатора подключва 5 контакта, а по подразбиране всички, които не се използват се замасяват към нулата на захранването. Затова в списъка Reserve all unused pins следва да се избере опцията As input tri-stated.

Това означава, че неизползваните входове ще бъдат входове с високо входно съпротивление. Това безопасява микросхемата и платката.
Повторете компилацията с натискане на бутона .

III. Моделиране на проекта в програмата ModelSim Altera Starter Edition.

За моделиране на проекта са необходими 2 модула, написани на език за хардуерно описание на цифрови устройства като Verilog HDL:
1. Тестируем модул, описващ работата на логическия елемент "И";
2. Тестбенч - модул за тестване на първия модул с логическия елемент "И".

Първия модул е този, с който ще се компилира чипа. За него е важно да бъде опростен и компактен. А втория модул, който е тестващ се нарича testbench, и моделира външните сигнали, които се подават към тествания модул и проверяват изходните сигнали от него.



Сподели линка с приятел:





Яндекс.Метрика
Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II 9 out of 10 based on 2 ratings. 2 user reviews.