Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II


Категория на документа: Други



IN[1] = 1'b0;
#20 IN[1] = 1'b1;
#20 IN[1] = 1'bx;
#20 IN[1] = 1'bz;
#20 IN[0] = 1'bz;

IN[1] = 1'b0;
#20 IN[1] = 1'b1;
#20 IN[1] = 1'bx;
#20 IN[1] = 1'bz;
end
initial begin
#400 $finish;
end
endmodule

В първия ред посредством ключовата дума module се обявява името на тестващия модул test_logic_and. Понеже е само за тест, то никакви параметри не са необходими.

След това се обевяват проводниците (wire), с които се снемат изходните сигнали, и регистрите (reg) за подаване на тестващи сигнали.

Регистъра (reg) е още един тип източник на сигнали. Той се използва при поведенческо описание на схемата. Ако на регистъра постоянно се присвочва стойността на комбинирана логическа функция, то той се държи като проводник (wire). Ако на регистъра се присвоява стойност със синхронна логика, например, по фронта на сигнала на тактовата честота, то на него в крайна сметка ще съответства физически D-тригер или група от D-тригери. D-тригера е логически елемент, способен да запамети един бит информация. В англоезичните статии D-тригера се нарича flipflop.

Следва в телетестващия модул да се сложи копие от тествания модул:
logic_and logic_and_instance(IN, OUT1, OUT2);
Порядъка за описание на екземпляра на модула изглежда така:
1. Записваме названието на модула, екземпляр от който ни е нужен - logic_and;
2. Записваме названието на конкретния модул за този екземпляр (може да бъде произволен) - logic_and_instance;
3. Описваме сигналите за подключване:
IN соответствует SW,
OUT1 - LEDG,

OUT2 - LEDR.

След обявлението на екземпляра започва блока (между initial begin и end), непосредствено осъществяващ тестването на модуля logic_and.

Ключовата дума initial информира симулатора за това, че тестването започва с начално време, т.е. от 0.
Операцията е:
#20 IN[0] = 1'b0; IN[1] = 1'b0;
означава, че през времевия интервал "20" на входовете IN[0] (SW[0]) и IN[1] (SW[1])
се подава сигнал за установяване в (0).
1'b0 е едноразрядно двоично число (0), на което е указан префикса 1'b.

Нататъка всичко е аналогично. Изменят се само подаваемите сигнали в съответствие с таблицата на истинност на двувходовия логически елемент "И", показан в таблица 2. Таблица 2.

AND2
IN[0]

0
1
X



Сподели линка с приятел:





Яндекс.Метрика
Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II 9 out of 10 based on 2 ratings. 2 user reviews.