Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II


Категория на документа: Други



Тук е нужно да се изберат файловете на тестируемия и тестващия модули - logic_and.v и tlogic_and.v съответно. Диалоговия прозорец позволява да се изберат едновременно няколко файлове (с натискане на клавиша SHIFT). Компилирайте избраните файлове с натискане на бутона Compile....

ModelSim ще попита за името на библиотеката, която ще бъде създадена. По подразбиране се предлага, че името й е work, което няма да променяме. Отговаряме Yes. След компилацията в прозореца Transcript проверете за грешки в изходните файлове, и натиснете бутона Done. Диалоговия прозорец ще се затвори, а в прозореца Library се появява новата библиотека work.
4. Сега изберете опцията от менюто Simulate/Start Simulation....
Отваря се прозореца от фиг.22, в който е нужно да се отбележи тестващия модул test_logic_and, описан с файла tlogic_and.v, и натискате бутона ОК.

Фиг. 22. Диалогов прозорец за симулиране на проекта.

5. В резултат на това, главния прозорец на програмата ModelSim приема вида, представен на фиг. 23.

Фиг. 23. Главния прозорец на програмата ModelSim.

Ако прозореца Wave не се появи, в който ще се изобразяват тестовите диаграми, то го добавете от опцията от менюто View/Wave. За тестване добавете сигналите IN и OUT1 (сигналите OUT2 повтарят IN) в прозореца Wave. Затова ги отделете задържайки клавиша SHIFT, кликнете върху десния бутон на мишката и изберете опцията Add/To Wave/Selected Signals.
Стойностите на сигналите, представени в колонката Msgs, могат да се представят в различни бройни системи. Укажете двоичен вид за представяне с кликване с десния бутон на мишката върху сигналите и избирайки опция Radix/Binary.

Сега може да се види и самата симулация. Направете няколко стъпки за симулация напред с помощта на опцията от менюто: Simulate/Run/Run 100 или с помощта на бутона от панела с инструментите. За завършването на процес на тестване 400 ns, симулатора издава съответно съобщение с въпрос, дали е завършила симулaцията. Натискате бутона No. Натиснете бутона Zoom Full , за да приближите максимално диаграмата. Резултантния прозорец Wave е показан на фиг. 24.

Фиг. 24. Вид на прозореца Wave.

На времедиаграмите със зелен цвят е показано състоянието на логическата нула или логическата единица, с червен цвят е показано неопределеното състояние, а със син е изобразено високоомното състояние на сигнала.

По тези диаграми се съставя таблица на истинност на тествания двувходов логически елемент "И". Нейните показания трябва да съвпадат със стойностите, записани в табл.2.

IV. Зареждане на конфигурационата информация в FPGAна платката AlteraDE2 и проверка работоспособността на логическия елемент "И" на практика.

Повторете компилацията на проекта с натискане на бутона . Сега получената конфигурация може да се запише в FPGA на борда DE2.

Свържете Altera DE2 към персоналния компютър следвайки инструкциите:
1. Убедете се, че бутона за включване ON/OFF (червения) на AlteraDE2 се намира в положение OFF- изключено състояние;
2. Убедете се, че превключвателя RUN/PROG (SW19) се намира в положение PROG;
3. Съединете посредсвом USB кабел USB-Blaster-а, вграден в платката и компютъра;
4. Включете към платката захранване 9 V;
5. Включете устройството с натискане на бутона ON/OFF до натиснато състояние.

За изключване на платката е достатъчно да се изключи бутона ON/OFF. След това може да се изключи захранването и USB кабела.
Конфигурирането на FPGA и програмирането на конфигурационото ПЗУ тип EPCS16 се извършва в пакета на Quartus II с помощта на подсистемата Programmer.

Съществуват 2 начина за конфигуриране на FPGA:
- конфигурирaне с помощa на компютъра (бързо);
- конфигуриране с помощта на конфигурационно устройство (бавно);

В първия случай конфигурацията се прехвърля в FPGA от компютъра, FPGA се запуска, като след презареждането с новата конфигурация платката се рестартира. Новата се чете от конфигурационното устройство. Във втория случай се програмира конфигурационното устройство EPCS16, което в последствие при всяко презареждане платката винаги ще конфигурира FPGA. Затова първия случай повече подхожда за етапа на разработване, както е подходящо за нашия случай, а втория позволява да се запусне платката без да е съединена с компютъра.

За конфигуриране на FPGA с помощта на компютър в режима JTAG (фиг. 25) е необходимо следното:
1. Убедете се, че платката е включена към източника на захранване и USB-Blaster-а е съединен с компютъра с USB кабел;
2. Поставете преключвателя RUN/PROG (SW19) в положение RUN;
3. Включете устройството с натискане на бутона ON/OFF в натиснато състояние;
4. Конфигурирайте FPGA от средата на Quartus II посредством SOF файла;
5. FPGA започва да работи веднага след конфигурирането.




Сподели линка с приятел:





Яндекс.Метрика
Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II 9 out of 10 based on 2 ratings. 2 user reviews.