Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II


Категория на документа: Други


Фиг. 25. Схема на конфигуриране в режим JTAG.

За програмиране на конфигурационното устройство в режима Active Serial
Programming (фиг. 26) е необходимо (предполага се, че платката DE2 е включена) това:
1. Убедете се, че платката е включена към источника за захранване и USB-Blaster-а е съединен с компютъра с USB кабела;

2. Установете преключвателя RUN/PROG (SW19) в положение PROG;
3. Включете устройството с натискане на бутона ON/OFF в натиснато състояние;
4. Прошийте конфигурационното устройство от средата на QuartusII посредством POF файла;

5. След завършването на прошивката установете преключвателя RUN/PROG (SW19) в положение RUN;

6. Рестартирайте платката с последователни превключвания с бутона ОN/OFF.

Фиг. 26. Схема на прошивка на конфигурационното устройство в режима AS.

Отворете прозореца за програмиране с опцията от менюто Tools/Programmer (фиг. 27).

Фиг. 27. Прозорец за конфигуриране.

Ако USB-Blaster-а не се изобразява, следва да го изберете с натискане на бутона Hardware Setup..., на опцията Hardware Settings, в полето: Currently selected hardware (фиг. 28).

Фиг. 28. Прозорец за избор на програматор.

За програмиране на FPGA се използва режима JTAG и файла с разширение SOF. Ако всичко е вярно настроено, разрешете флага Program/Configure на нужния файл и натиснете бутона Start. Веднага след завършване конфигурирането схемата, тя започва да работи.

Проверява се правилността на работа на двувходовия логически елемент "И", като на входа му в дадения случай са възможни да се подават само лог. 0 или лог. 1:

1. В положението, илюстрирано на фиг. 29 за преключвателите SW0, SW1 и на двата входа на логическия елемент "И" е подадена лог. 0. Така 2-та червени входни светодиоди (LEDR0 и LEDR1) над превключвателя са изгасени), затова на изхода на логическия елемент "И" ще има лог. 0 и зеления изходен светодиод (LEDG7) е изгасен;

Фиг. 29. Първи вариант за подаване на сигнали.

2. В положенито на превключвателите SW0 и SW1, както е илюстрирано на фиг. 30, на единия вход на логическия елемент "И" се подава лог.1, а на втория - лог. 0. Респективно индикацията е: червения входен светодиод LEDR0 светва, а втория входен LEDR1 е изгасен, а на изхода на логическия елемент "И" ще има лог. 0 и зеления изходен светодиод LEDG7 е изгасен;

Фиг. 30. Втори вариант за подаване на сигнали.

3. В положението на превключвателите SW0, SW1, както е илюстрирано на фиг. 31, на единия вход на логическия елемент "И" се подава лог. 0, а на втория - лог. 1, като червения светодиод LEDR1 свети, а втория LEDR0 е загасен, а в изхода на логическия елемент "И" ще има лог. 0 и зеления светодиод LEDG7, който го индицира е загасен;

Фиг. 31. Трети вариант за подаване на сигналите.

4. В положението на превключвателите SW0, SW1, както е илюстрирано на фиг. 32, и на двата входа на логическия елемент "И" се подава лог. 1 и индикациите им 2-та червени светодиоди LEDR0 и LEDR1 над превключвателите светят, затова на изхода на логическия елемент "И" има лог. 1 и индикаторният му зелен светодиод LEDG7 свети;

Фиг. 32. Четвърти вариант за подаване на сигнали.

Както се вижда от резултатите от експериментите, всички показания съответстват на стойностите, записани в таблица 2.

Списък с използваната литература:
1. Altera DE2 Board. Getting Started Guide. Document Version 1.2 OCT. 02, 2005. - 85 с.
2. Altera Quartus II Introduction Using Schematic Design, Altera Corporation, 2008. - 229 с.
3. Michael D. Ciletti. Advanced digital design with the Verilog HDL, 2005. - 1014 с.
4. Угрюмов Е. Цифровая схемотехника. Учебное пособие. СПб BHV, 2001. - 528 с.



Сподели линка с приятел:





Яндекс.Метрика
Изследване на базови логически елементи на базата на програмируеми логически интегрални схеми FPGA в средата Quartus II 9 out of 10 based on 2 ratings. 2 user reviews.